CPUとFPGAのバス接続
March 31, 2021
CPU-FPGA間のバス接続 # CPUからFPGAのレジスタを読み書きする場合を考える。 外部接続バス # CPUの外部バスタイミングは下記の通り（ ...
FPGA
FPGA
更新日: 2021-02-22
FPGAへのリセット信号
March 31, 2021
リセット # リセットには大きく分けて3種類ある。 同期リセット 非同期リセット 同期非同期リセット (INTEL FPGAに推奨) 同期リセット # 完全に同期にリセッ ...
FPGA設計の基本
March 31, 2021
同期設計の基本 # 同期設計 の基本は下記3点。 FFのCLK端子にはCLKのみを入れる CLK信号はFFのCLK端子のみに入れる 組み合わせ回路でルー ...
クロックの分周
March 31, 2021
クロックの分周 # よく源振クロックを分周して1/Nされたクロックを生成することがある。クロック生成の方法と注意点を見ていくことにする。 PLLを ...
シンクロナイザ
March 31, 2021
シンクロナイザ # 非同期のクロック間のデータ転送にはある種のテクニックが必要となってくる。 非同期クロック間のデータ転送問題 # 何も考えずにデータ ...
開発環境(Quartus + VS Code)の構築
March 31, 2021
エディタ # Quartus Primeの内蔵エディタではなく使い慣れたエディタを使う。下記はvs codeを使用する例。 "C:\Users\<username>\AppData\Local\Programs\Microsoft VS Code\Code.exe" --goto %f:%l 回路図エディタのフォント # デ ...