FPGAへのリセット信号

リセット #

リセットには大きく分けて3種類ある。

完全に同期にリセットされる。リセットタイミングが同一になるので設計が簡単になる。デメリットはリセットのタイミングがclkに同期するので、リセットのタイミングが遅い事。リセットタイミングが遅くても良いのであれば、一番良い選択肢になりうる。

またPulse Extenderを利用してより広いパルスのリセットでリセットさせることができます。またノイズに強くなります。

外部から入力されるリセット信号をそのままレジスタに入力する方法。これはあまり推奨されない。配線遅延によりリセットするタイミングがまちまちになってしまう。メリットが入力されるとすぐにクロックを待つことなくリセットが反映されること。

非同期リセットのようにすぐリセットを反映させ、リセット解除のタイミングを同一にするには同期非同期リセットを採用する。